This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-218240

(43) Date of publication of application: 27.09.1986

(51)Int.CI.

H04L 7/08

H04J 3/06

(21)Application number : **60-059868**

(71)Applicant: TOSHIBA CORP

(22) Date of filing:

25.03.1985

(72)Inventor: NAKAMURA MAKOTO

(54) FRAME SYNCHRONIZING SYSTEM


(57) Abstract:

PURPOSE: To establish main frame synchronization by using a reception signal having phase uncertainty to detect a received synchronizing signal including the 1st and 2nd synchronizing signals and a signal having a different phase thereby establishing a sub-frame synchronization and comparing the signal with the received synchronizing signal before one sub-frame period.

CONSTITUTION: The frame synchronization circuit consists of a frame signal detection circuit 11, an OR circuit 12, a subframe synchronizing circuit 13, a differential detection circuit 14 and a main frame synchronizing circuit 15. Since the 1st synchronizing signal MF and the 2nd synchronizing signal SF are in the relation where 0, 1 levels are inverted, the sub-frame synchronization is attained without increasing the number of detectors especially. Since it is utilized that the received synchronizing signal existing before one sub-frame period differ at the tip of the main frame only and the main frame

synchronization is established by comparing the both, the sure





main frame synchronization is established without using a main frame detection detector 15 and a sub-frame detection detector 13 separately.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

Partial Translation of JPP'240

S61-218240


Thus, at the transmitting side, a digital signal to be transmitted is in a multi frame configuration in which it is divided into a plurality of main frames each of which is, in turn, divided into N sub frames, as shown in Si of Fig. 4. Each one sub frame includes k bits data and an 1 bit synchronization signal is inserted into the top position of the sub frame. A first synchronization signal MF, which indicates the top position of both the main frame and the sub frame, is inverted by 0.1 with respect to a second synchronization signal SF indicating the top of other sub frames so that these signals are set as MF = 0010111 and SF = 1101000, for example.


特開昭 61-218240 (5)

詳欄を示すプロック図、第3図は同フレーム周期 回路の差動検出回路の更に詳細を示すプロック図、 第4図は同フレーム周期回路の動作を説明するた めタイミング図、第5図はマルチフレームディジ タル信号の構成を示す図である。

11…フレーム信号検出回路、12…〇R回路、 13…サプフレーム両期回路、14… 差動増幅回路、 15…メインフレーム両期回路。

出順人代理人 弁理士 鈴江武彦





⑩日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61-218240

Mint Cl.

顯

砂出

)

6 m

識別記号

厅内整理番号

❷公開 昭和61年(1986)9月27日

H 04 L 7/08 H 04 J 3/06 A-6745-5K A-8529-5K

審査請求 未請求 発明の数 1 (全5頁)

❷発明の名称 フレーム同期方式

②特 顧 昭60-59868

❷出 願 昭60(1985)3月25日

22発 明 者 中 村

酸 川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

人 株式会社東芝 川崎市幸区堀川町72番地

砂代 理 人 弁理士 鈴江 武彦 外2名

田田田

1. 発閉の名称

フレーム問期方式

2. 特許請求の範囲

メインフレームをさらに複数のサブフレームに 分割して構成されるとともに、前記メインフレー ム兼前記サプフレームの先頭位置を示す第1の佩 期信母と、前記サプフレームの先頭位置を示す第 2の周期信号とが挿入され、前配第1の周期信号 と前記第2の同期信号とが互いに0、1反転した 関係にある位相変調されたディジタル信号系列を 受信し、前記サプフレームおよび前記メインフレ ームの同期を確立するフレーム同期方式において、 受信された位相不確実性を有する受信信号から前 記第1、第2の周期信号およびこれら周期信号と 位相のみ異なる信号を含む受信周期信号を検出し てサプフレーム同期を確立し、さらに前記受信用 期信号とこの受信両期信号の1サブフレーム期間 前の受信同期信号とを比較することによって前記 メインフレーム周期を確立することを特徴とする

フレーム周期方式。

3. 発明の詳細な説明

(発明の技術分野)

本発明は、いわゆるマルチフレーム構成のディジタル信号系列の中から同期信号を検出し、フレーム同期を確立するフレーム同期方式に関する。

(発明の技術的背景とその問題点)

第5図は二重構成のマルチフレームディジタル

(C)

このような信号系列を受信した時には、受信側では、受信信号列の中から第1および第2の間期 信号を検索し、サブフレーム間期を確立せるのが一般的である。この期を確立するのが一般的である。この期を確立するのなかでフレーム同期を確立をサフレーム同期を検索するよりもフレーム同期を確立するまでの事情を短くすることができるからである。

レーム同期信号を挿入し、その各々の位相不確実 性に起因する系列を同期信号とみなすようにする ことも考えられる。しかしこの場合には、従来の 2 倍の同期信号用検出回路を必要としフレーム同 期回路が大規模なものとなってしまう欠点がある ばかりでなく、メインフレーム同期信号をサプラ いため、情報の伝送効率が低下するという問題が あった。

また、サブフレーム同期信号とメインフレーム同期信号とを異なる系列に設定し、かつメインフレースの期信号をサプフレーは問題を受けるののののののでは、情報伝送効率の低しまううえ、サフレーム同期信号とみなら、通常の伝送でしまりでは、通常の伝送でしまりでは、通常の伝送でしまりであって増加するという問題があった。

(発明の目的)

この例のように、メインフレームの位置を示す 第1の周期信号がサプフレームの位置を示す第2 の周期信号の反転信号を用いている場合には、送 信データが伝送路の途中でり、1反転されること なく正しく受信側に伝わることが必要である。

また、この困難を避けるため、サプフレーム同期信号を挿入するとともに、このサプフレーム同期信号の挿入された部分に加えて上記サプフレーム同期信号とは全く異なる系列からなるメインフ

本発明は、このような問題に鑑みなされたもので、その目的とするところは、伝送路で位相で実性の生じる位相変調されたディジタル信号で、かつり、1反転関係にある2つの同期信号によってサプフレーム同期およびメインフレーム同期方式にあっても、安定にサプフレーム同期方式にあっても、同期信号からメインフレーム同期信号を検出することのできるフレーム同期方式を提供することにある。

〔発明の概要〕

(発明の効果)

本発明によれば、第1の問題とは、第1の問題とは、第1の問題をはなる。は、名の関連をはなって、の問題をはなって、の問題をはなる。は、名の問題をはなる。は、名の問題をは、、の問題をは、、の問題をは、、のの問題をは、、のの問題をは、、のの問題をは、、ののでは、ののでは、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、、ののでは、ののでは、、ののでは、、ののでは、ののでは、ののでは、

そして、この発明では現在受信された受信向期 信号と、1サプフレーム期間前の受信同期信号と が、丁度メインフレームの先頭部分でのみ異なる ことを利用して、両者の比較によってメインフレ ーム同期を確立するようにしているので、メイン フレーム検出用の検出器とサプフレーム検出用の 検出器とを別個に用いることなく、確実なメイン フレーム同期を確立することができる。

ットのデータを含み、その先頭位置に & ピットの同期信号を介押したものとなっている。同期信号のうちメインフレームの先頭とサプフレームの先頭とを兼用する第1の周期信号MFは、他のサプフレームの先頭を示す第2の周期信号SFに対して O. 1 反転した信号となっており、例えば MF = 0010111 . SF = 1101000 の如く設定される。

この信号は、PSK変調されて送信され、受信例で図示しない公知のPSK周期検波回路によって復調される。復調された受信ディジタル信号Si は、前述したように位相不確実性を含んだ信号である。

この受信ディジタル信号Si は、蟾子21を介してフレーム信号検出回路11に入力される。一方、図示しない公知のクロック再生手段は、上配ディジタル信号Si からクロック再生を行い、これによって得られたクロック信号CKは、蟾子22を介してフレーム信号検出回路11に導入される。このフレーム信号検出回路11は、具体的には第2図に

しかも、この発明によれば、第1の同期信号が メインフレーム兼サプフレーム検出用の同期信号 であることから情報伝送効率の低下がなく、また 第1および第2の同期信号は0、1反転した信号 であるので、フレーム同期特性を摂うこともない。 (発明の実施例)

以下、図面を参照しながら本発明の一実施例について説明する。

第1図は、本発明を2相PSK変調されて伝送されたディジタル信号の受信側に適用した実施例を示す図であり、フレーム周期回路の機略構成を示すものある。このフレーム同期回路は、フレーム信号検出回路11、OR回路12、サブフレーム同期回路13、差動検出回路14およびメインフレーム同期回路15を備えて構成される。

即ち、送信すべきディジタル信号は、送信側において第4図中SIで示すように複数のメインフレームに分割され、一つのメインフレームを更にN個のサプフレームに分割されたマルチフレーム構成となっている。一つのサプフレームは、Kビ

示すように構成されている。即ち、受信ディジタ ル信号Siはクロック信号CKに同期して1ピッ トすつシリアルに & ビットのシフトレジスタ23に 導かれる。このシフトレジスタ23の出力は、コン パレータ24によって第1の同期信号MF(-SF) と比較される。コンパレータ24は、両者が一致し た時に単一パルスの一致僧号DF1を出力する。 また、シフトレジスタ23の出力は、コンパレータ 25によって第2の同期信号SF(=MF)と比較 される。コンパレータ25は、両者が一致した時に 単一パルスの一致信号DF2 を出力する。これに よって各サプフレームの先頭位置が検出される。 上記2つの同期信号SF、MFは互いに0、1反 転した関係にあるので、同期検波時に正しい位相 で検波された場合とそうでない場合とでは、メイ ンフレームの先頭位置検出時に出力される一致信 号がDF1 であるかDF2 であるかにおいて異な

これら一致信号DF1 . DF2 は、OR回路12 で論理和をとられ、サブフレーム検出パルスDS としてサプフレーム同期回路13に導かれる。サプフレーム同期回路13は、前方保護および後方保護を付与した公知の同期回路で構成され、OR回路12から入力されるサプフレーム検出パルスDSからクロック信号CKに同期して ℓ+ kビット毎に出力される安定したサプフレーム同期パルスSPは、生成する。このサプフレーム同期パルスSPは、差動検出回路14およびメインフレーム同期回路15に動作クロックとして供給される。

差動検出回路14には、上記のサプフレーム周期パルスSPと、前述した一致信号DF1, DF2とが供給されている。この差動検出回路14は、メインフレームの短距を検出する回路でありには第3図に示すように構成されて期間である。世遅延回路26を介してEXーのR回路27の一方の入力増には一致信号DF2がよっての入力増には一致信号DF2がよる。EXーのR回路27は、1サプフレームを単位として両者の差動信号を得る。DF2と

頭時の上記EX-OR回路27からの"1"レベル信号がAND回路28の出力に影響を与えるのを防止し、第1サプフレームの先頭と第2サプフレームの先頭で出力される"1"レベル信号のうち、第1のサプフレームの"1"レベル信号出力時にのみサプフレーム同期パルスSPに同期して単一パルスのメインフレーム検出パルスDMを出力する。

このパルスDMは、メインフレーム同期回路15 に供給されている。メインフレーム同期回路15は、サプフレーム同期回路13と略同様の構成となっており、サプフレーム陶器パルスSPに同期して動作をし、上記メインフレーム検出パルスDMからメインフレーム同期を確立し、N(ℓ + k)ビット毎に端子31にメインフレーム同期パルスMPを出力する。以上のようにしてメイン同期パルスMPを出力する。以上のようにしてメイン同期パルスMPが生成される。

このように、本実施例によれば、復調時の基準 数送波の位相に拘らず、正しいメインフレーム同 期パルスを生成することができる。しかもこの楊

1サプフレーム期間遅延させたDF1 とが異なる のは、第1サプフレームの先頭位置検出時および 第2サプフレームの先頭位置検出時のみであり、 これは同期検波時に基準搬送波の位相がπだけ異 なった場合、つまりDF1 とDF2 とが入替わっ た場合でも同様である。したがって、EX-OR 回路27は、第1および第2サプフレームの先頭位 置検出時に"1"レベルを出力し、他の期間は "O"レベルを出力する。EX-OR回路27の出 カは、AND回路28に入力される。このAND回 路28にはサプフレーム同期パルスSPが導入され ている。したがって、AND回路28は上記パルス SPに周期して動作を行う。また、AND回路28 には、遅延回路29によって1サプフレーム期間遅 延させた自身の出力が反転されて入力されている。 したがって、このAND回路28は、上紀EX-OR回路27からの信号が"1"レベルで、かつ1 サプフレーム期間前にはメインフレーム周期パル スが存在しなかった場合にのみ、その出力を"1" レベルにする。これによって第2サプフレーム先

合、第1の周期信号MFと第2の周期信号SFとはそれぞれり、1反転した関係にあるので、同期検波時の位相不確実性に起因する受信同期信号のパターンは、全部で2種類だけである。従って、必要とするコンパレータの数も必要最少限で済むことになる。

なお、本発明は、上述したように2相PSK同 期検波によって復調された信号のみに適用範囲を 限定されるものではなく、例えば4相PSKの調 あるいは4相オフセットPSK変調を用いて信号 を伝送する場合でも同様に適用が可能である。 4 相PSKの場合には、フレーム信号検出回路の信号を4種類の信号系列と比較することになり、 差動検出回路も4種類の信号を入力することだめない。 を成立した実施例のものと大差は 無い。

4. 図面の簡単な説明

第1図は本発明の一実施例に係るフレーム周期 回路の構成を示すプロック図、第2図は同フレー ム周期回路におけるフレーム信号検出回路の更に 詳細を示すプロック図、第3図は同フレーム同期 回路の差動検出回路の更に詳細を示すプロック図、 第4図は周フレーム問期回路の動作を説明するた めタイミング図、第5図はマルチフレームディジ タル信号の構成を示す図である。

11…フレーム信号検出回路、12…〇R回路、 13…サプフレーム同期回路、14…差動増幅回路、 15…メインフレーム局期回路。

出願人代理人 弁理士 鈴江武彦

